このページには、新しい方から、 14日分があるはず(汗)です。 内容に関してのリンクは、ここでなくて本体のページ(日付や先頭の o のリンクをたどったところ)へどうぞ。
RSS by しゃあるさん
o なんだか脚が痛い。
o MZ-ML管理人でもある電通大の楯岡孝道(tree)さんがお亡くなりになったとのこと。 ありゃあ。
o 1031 地震。震度1。
o なんか計算がうまくいかないなあと思ったら 16bit フルに使う所で short になっていた(今は Verilog でなくて C)。あう。
o ちょっとコード書いたり。Zzz...
o 夕方になって室内でも窓際は18℃くらいまで下がってきた。
o 1830 南の方で花火が上がっている(が山で見えない)。
o 雨天決行の避難訓練ってどうするんだと思ったが、普通の階段で降りて1Fに集合だった。
o あう、地震(震度1)の臨時ニュースにやられた。あと、繰り返すなー。
o 合成結果を見ていたら、Verilog HDL で
reg[3:0] st; parameter[3:0] st_init = 4'd0, st_1 = 4'd1, st_2 = 4'd2, ...; always @(posedge clk or negedge reset_n) begin if (reset_n == 1'b0) st <= st_init; else begin if (st == st_init) ... else if (st == st_1) ... else if (st == st_2) ... end end
みたいに書いたステートマシンで st
が勝手にワンホット符号に展開されていた。最近(?)の合成系はすごいな。
値を何にしようかとか、Verilog でなくて VHDL
の状態の自動割当てを使おうかとか悩まなくていいのね。
o ニセ。とりあえず回路合成してみるか。フルコンパイルに15分くらいかかる。 割とおとなしいサイズのはずだが…(たくさん並べてるけど)。
o エレベータで降りていたら、なぜか全部の階で止まって、 しかも1つ下の階以外は誰も乗ってこない…(苦笑)。
o ニセ。居室のレイアウト替え。左手の小指を挟んだー。
o オバマさん当選とな。
o 0923 ずっと止まっていた職場の換気が動き出した。経費削減で止めた訳じゃないのか。
o 入寮期限来てますよの紙が来た(汗)。
o Willcom から紙の発行やめますのお手紙。
o ファイルの整理したり。
o ふにふにとデバッグ。テストデータの間違いに注意(汗)。
o ふにふにとコード書き&デバッグ。うーむ。
o 19時前。北西の方で花火が上がっているな…。
o Windows 2003 Server DDK を GET してみる。
o 実家から柿が着弾。
o ニセ。静かな所に逃げて Verilog 書き書き。
o 寒いのでふとん乾燥機を発動。 フィルタが限界を突破していて触るとそのまま崩れる状態だったので、 あらかじめ(5年前に)用意していた補修パーツと交換。
新しいやつは縦横に糸みたいなのが走っていて補強(?)されているようだ。
o 4枚ほど CD-R に追い出す。 1倍速にしたつもりが(時間からみて)2倍速で書かれたりするのはなぜだろう。 ドライブのメディアも1倍速対応のはずだが。
o ニセ。今日はボスが来ると聞いていたが寄らずに遠くに行ってしまった(出張)。 承認もらう必要があったので大騒ぎ。
o 来賓が来る時間帯は通行禁止。
やっぱり表から見える所だけきれいにしたっぽいな。
o …しまった見物し損ねた。
o 謎解析。だいたい分かった(おい)。